自從進(jìn)入14nm節(jié)點(diǎn)以來，intel在傳統(tǒng)cmos半導(dǎo)體工藝上的進(jìn)展明顯放緩，tick-tock策略已名存實(shí)亡，被tsmc和三星超越，甚至市值也被tsmc趕超。為了重拾尊嚴(yán)，intel嘗試推出新的半導(dǎo)體工藝命名規(guī)則。傳統(tǒng)cmos工藝可能在2024年終結(jié)，intel對(duì)此早有準(zhǔn)備。近期，他們公布了一些應(yīng)對(duì)后cmos時(shí)代的新技術(shù)思路，目標(biāo)是在現(xiàn)有晶圓廠的基礎(chǔ)上制造出功耗更低的產(chǎn)品，電壓可以低至0.5v，這在當(dāng)前的晶體管技術(shù)下是無法實(shí)現(xiàn)的。

根據(jù)EETimes的報(bào)道，在上個(gè)月的ISPD 2017（國際物理設(shè)計(jì)研討會(huì)）上，Intel技術(shù)制造部門的高級(jí)研究員Ian Young介紹了Intel對(duì)未來半導(dǎo)體工藝的探索。他們的最終目標(biāo)是在現(xiàn)有工廠的基礎(chǔ)上降低每一步計(jì)算過程的功耗。

簡單來說，Intel未來將進(jìn)一步降低計(jì)算過程中的功耗，而且涉及到每一個(gè)計(jì)算步驟，但前提是必須兼容現(xiàn)有的半導(dǎo)體工廠?？紤]到Intel每代工藝的投資都是數(shù)十億甚至上百億美元，兼容現(xiàn)有工廠是非常合理的需求，不僅是Intel，整個(gè)半導(dǎo)體行業(yè)也都不愿意從頭開始使用全新的生產(chǎn)技術(shù)。

Ian Young表示，Intel希望將電源電壓降低到遠(yuǎn)低于0.5V的水平，但傳統(tǒng)CMOS工藝下MOSFET每10年只能降低60mW，無法實(shí)現(xiàn)這一目標(biāo)。此外，無論采用何種新技術(shù)，都需要與現(xiàn)有的CMOS共存，因?yàn)椴糠謺r(shí)鐘頻率和I/O模擬電路仍然需要CMOS晶體管。

對(duì)于后CMOS時(shí)代的技術(shù)路線，Ian Young稱Intel至少有12種設(shè)想可以實(shí)現(xiàn)顯著降低電壓的同時(shí)兼容現(xiàn)有半導(dǎo)體工廠，包括電子自旋、磁自旋、Orbitronic、鐵電（Ferroelectric）等新技術(shù)新材料。Intel已經(jīng)測(cè)試了后CMOS時(shí)代邏輯電路各個(gè)操作的延遲和能量，了解了它們的運(yùn)行機(jī)制，建立了行為模型，理解了如何實(shí)現(xiàn)比CMOS低得多的電壓等問題。

在應(yīng)對(duì)未來的集成電路發(fā)展上，Intel的技術(shù)實(shí)力毋庸置疑（還有IBM）。然而，CMOS時(shí)代的終結(jié)還有一段時(shí)間，Intel提到的十多種“黑科技”離工業(yè)化量產(chǎn)還有一段距離，許多技術(shù)仍處于探索階段。下圖中讓普通人的物理老師都頭疼的技術(shù)還需要很長時(shí)間才能真正發(fā)揮作用。

路由網(wǎng)(www.lu-you.com)其它相關(guān)文章！